### JP57208722

**Publication Title:** 

**DIGITAL FILTER** 

Abstract:

Abstract of JP57208722

PURPOSE:To make mass-production possible and to reduce the cost, by constituting a basic block with a delay element train of outgoing and incoming paths and an operating circuit, and constituting a digital filter with a plurality of basic blocks. CONSTITUTION:An operating circuit consisting of incoming delay elements 12,13- 1-13-4, outgoing delay elements 16-1-16-4, an adder and a multiplier is used as a basic block and constituted on a printed circuit board or an IC chip, and a linear phase type digital filter is constituted by coupling plural basic blocks in cascade connection. A selector selecting either one of the output of the delay elements 13-3 or 13-4 and a selector 18 selecting either one of the output of the selector 32 or the delay element 16-1 are provided, allowing to select an even number or odd number of stage of the basic block at the final stage.

Data supplied from the esp@cenet database - Worldwide

Courtesy of http://v3.espacenet.com

## 19 日本国特許庁 (JP)

①特許出願公開

# ⑫公開特許公報(A)

昭257-208722

(1) Int. Cl.<sup>3</sup>
H 03 H 17/06

識別記号

庁内整理番号 8124-5 J ❸公開 昭和57年(1982)12月21日

発明の数 1 審査請求 未請求

(全 6 頁)

60ディジタルフィルタ

題 昭356—94499

②出 願 昭56(1981)6月18日

の発明 者 脇田俊昭

厚木市旭町4丁目14番1号ソニ

-株式会社厚木工場内

仍発 明 者 岩瀬清一郎

厚木市旭町4丁目14番1号ソニ

一株式会社厚木工場内

切出 願 人 ソニー株式会社

東京都品川区北品川6丁目7番

35号

四代 理 人 弁理士 土屋勝

外1名

明 細 🛊

1. 発明の名称

创特

デイジタルフイルタ

#### 2. 特許請求の範囲

#### 3. 発明の詳細な説明

本発明はデイジタルフイルタに関し、特に係数 が対称な非選回型デイジタルフイルタに用いて厳 選なものである。 デイジタル化されたアナロタ信号をそのサンプル 開剔 ごとに便数回避 地 し で 似数 回の 埋 延 信 号を 形成し、 これらの 遅 延 信 号 夫々に 係 数 を 掛けて 加 算して、 毎 娘 分離、 毎 娘 間 限 等 の 処 週 を 難 し た デイ ジタル フィルタ が 知られている。 このよう な デイ ジタル フィルタ では、 遅 歩 彼 数 が 多 く な る と、 1 枚 の 基 敬 に 処 数 回路を マウント する ことが できなく な り、 彼 数 の 基 板 に 回路を 分配し な けれ ば な らな く な る。

本発明は、1枚の当板またはICチップにディジタルフィルタの基本プロックを収容させて、との基本プロックを複数個結合してフィルタ回路の全体を構成し得るようにすることを目的とする。

以下本発明の実施例を従来技術と共に説明する。 第1回は従来から知られている一般的なデイジ タルフイルタの回路図である。入力のデイジタル 信号x は連延素子列 Drによつてピットごと(サン ブル助助ごと)に連延され、入力信号 xn及び連延 して得られた選延信号 xn-1、 xn-2…………(n-1、n-2……………(t n 番目ピットよりも1 ピット、2 第2回は第1回のフィルタにおける掛算係数の 対称性を利用して、向一係数の掛算を共通の掛算 穏で行うようにしたものである。 すなわち、何一 係数が掛けられる一組の連延信号を加算器 An、An-1 ……で加え合わせてから掛算器 Mn、Mn-1 ……

第1 図または第2のフィルタ回路を複数の基本 ブロックに分けて、夫々をブリント基板に設け、 全体の回路が構成されるように各ブリント基板間 を結合するようにした場合、各基板ブロックが同 一回路で構成され、また各基本ブロック間の結合 が簡単に行われるように工夫が必要である。特に、 第1 図及び第2 図のフィルタ回路をそのまま複数

(3)

れ、強子のから的数の人力(第3回の強子場に相当する)に戻される。なお第4回の終過プロック(10-3)以外のプロック(10-1)(10-2)にないては、第3回のセレクタ母が強子ほに与えられる副御信号」(高レベル"1"または低レベル"0")によつてA人力時に接続され、遅延米子(16-1)の出力と遅延紫子(16-2)の入力とが結合される。

各是無来子の、(13-1)~(13-4)、(16-1)~(16-4) はシフトレジスタまたはラツチ回路 (10型リツブフロツブ)等で確成され、これらの 出力のうちの一対の同一の係数を掛けるべき出力が、第2回と同じように加算器 (21-1)~(21-4)によつて互に加算され、各加算出力はラツチ回路 (22-1)~(22-4)を経て母算器 (23-1)~(23-4) に与えられる。これらの母算器 (23-1)~では所定の係数 am、am+1、 am+2、 am+aの母算が 行われ、夫々の母算出力は、ラツチ回路(24-1)~(24-4)、加算器 (25-1)(25-2)、ラツチ 回路 (26-1)(26-2)及び加算器 のから成る 個

の事本ブロックに分割すると、フィルタ会体の母 塩炭飲の違い( 好飲飲、偶飲飲) があるため、何 ーの事本ブロックで解放することは困難になる。

用3 図は本発明の一类物例を示すデイジタルフイルタの番本ブロックのの図路図である。このブロックは一つのブリント 新献または I C テップ上に解収される。連集収飲は片進4 収(任何では収)であつて、明4 図のように 3 個の基本ブロック(1U-1)(1U-2)(1U-3)を破判結合するととによつて、連集収飲が 2 3 の直線位相形デイジタルフイルタが構成される。

第3 図のように人力ディシタル信号は強子切から是は素子のに与えられ、更にその出力が4つの 是は素子(13-1)~(13-4)を通つて強子のに 事出される。この強子のの出力は次段の人力(係 3 図の強子のに相当する)に与られる。次段から の帰路信号は強子的に与えられ、4 つの遅延素子 (16-1)~(16-4)によつて選延される。この 帰路遅延回路の出力は或後の遅延素子(16-4) の前(遅延素子(16-3)の出力)から取り出さ

(4)

形の加昇回路で一つに加え合わされる。

加典咨询の出力は、進子時に与えられる前段プ ロックからの復算出力(加算器のの出力に相当す る)と加異番四で加え合わされ、新たな資料出力 としてラッチ回路側を介して頑子切に導出される。 ラッチ回路側は加算器間の出力を衣段に転送す るために必らず必要であり、とれによつて処理信 号が1ヒツトの選延を生ずる。この選婚分を構正 するために、 郎 3 図の端子(11)に与えられる入力信 号は、遅延累子(12)(ラツチ回路)を1段通してか ら避此系子列(13-1)~(13-4)に与えられる。 これによつて第3図の基本ブロックの出力側のラ ツチ回路30による是処分が入力側の選集祭子(2)に よる遅延でもつて補償(パランス)される。また 始 路 側の 差 延 業 子 列 (16-1)~(16-4)の 出 力 は、既述の如く、1段前の素子(16-3)の出力 から強子切に導出され、前段ブロツクに戻される。 とのため起纸系においては、往路側の人力部の急 低泉子(2)で遅れた分が、復略側の1段前の出力収 出しによつて相殺されるから、基本ブロツク単体

でのか分な地域重は減くなり、実質的に在路 4 級、 供路 4 級の連絡と特価となる。

出る図の基本ブロックが収穫飲のブロックに用いられる場合には、遅進ま子(13-4)の人力(A)と出力(B)との倒れかを選択するセレクタ図及びこのセレクタ図の出力(B)と遅端ま子(16-1)の出力(A)との何れかを選択するセレクタ母によつて、任格例及び復略者の遅端来子列の末端組合が行われる。セレクタ図は場子倒に与えられる制御信号はでもつて動作され、またセレクタ母は、洗述の如く選子母に与えられる制御信号」でもつて動作される。

第5図は奇数段のデイジタルフイルタの母母係 紋の配列を示すグラフである。このタイプのフィ ルタでは、中央の係数 aoを中心として、 ai = a-1、 a2 = a-2 …………のような対称形の係数配列とな る。第3図の基本プロツクを乗4図のように検列 後続してこのタイプのフィルタを構成する場合、 第4図の終端のプロツク(10-3)においては、 第3図のセレクタ図が制御信号k(高レベル\*1\*

(7)

この箱米、 遅延素子 (13-4) の出力と 選集素子 (16-2) の人力とが結合される。 そして 選集素子 (15-4) の入力と出力とが 加昇器 (21-1) で加えられ、 摂其器 (23-1) で am=aoとして係 数掛昇が行われる。

なお上述の契縮例では、遅迭段数が往路4段、 彼路4段の基本プロックを構成したが、任意段数 (例えば往路2段、復路2段)で構成することが できる。往路と復路との遅延段数の和が2Nの場合には、往路N+1段、復路N-1段(土1は既 述の遅延補正分)で前段及び後段との結合を行え ばよい。

本発明は上述の如く、同一の基本プロックを複数個級例の概念のデイジタルフイルタを構成し得るようにしたので、基本プロックの量強化が可能であり、より低価格のデイジタルフイルタを作ることができる。また最終段の基本プロックの住路及び復路の連延業子列の夫々の後端のののでのでくジタルフィルタを簡単に構成すること

または低レベル" 0 ° )によつて A 側に最終され、 またセレクタ UB が 前側 (2 号 ) によつて B 側に接続 される。 C の 耐米、 住略の 産業 末子 (13-3) の 出力と (18の 産業 末子 (16-2) の 入力とが 組合 される。

この場合、 取終環の掛井器 (23-1) の係数 am として親 5 図の中央の係数 aoが与えられるが、 内一の人力信号を有する加井器 (21-1) によつて上記掛井器 (23-1) の入力が2 倍になっているから、実験の係数として ao/2 を amに与える。 なか aoが U.5~1 であれば、 …………… a-2、 a-1、 ao/2、 a1、 a2…………の係数列の全体を2 倍にして食具程度を高めることができる。

次に飾ら図は偶数段のデイジタルフイルタの掛 算係数の配列を示すグラフである。とのタイプの デイジタルフイルタでは、中央の2つの係数 a<sub>0</sub>が 同一であり、他は a<sub>1</sub> = a-1 、 a<sub>2</sub> = a-2 …………… のように対称形になつている。このフイルタを構 成する場合には、飾3図のセレクタ図がB側に切 換えられまたセレクタ明がB側に切換えられる。

(8)

ができる。

#### 4. 図面の簡単な説明

第1 図は低来から知られている一般的なデイジ ダルフイルタの回路圏、第2 図は第1 図の回路で 同一様数の掛算を同一の母類最で行うようにした 従来から知られているデイジタルフイルタの回路 図である。


第3 図は本発明の実施例を示すデイジタルフィルタの基本プロックを示す回路図、ボ4 図は基本プロックの接続 虚様の一例を示すプロック 回路図、 第5 図及びボ6 図は夫々フィルタの掛算係数の配 別のタイプを示すクラフである。


なお凶歯に用いられている符号において、

(9)

四 ……………… 加算器 四 …………… セレクタ である。 代 選 人 土 星 勝

a n





#### (自発) 手続相正書

昭和57年4 月22日

特許庁長官殿

1. 事件の表示 昭和56 年 特 許 期 第 9 4 4 9 9

2. 発明の名称 **アイシタルフイルタ** 

3、 補正をする者 事件との関係 **特許出層人** 

> 或京都品川区北品川6丁目7街35号 (218)ソニー 株式会社

4. 代 罩 人 **T** 160. 東京都新宿区四新宿 1 の 9 の18 永和ビル 電器東京 (CD) 348 — 0 3 2 2 巻 (代表)

(6595) 弁理士 土 題



- 5. 納川命令の日付 昭和
- 6、 輸出により増加する発明の数
- 7. 順 点の対象

57 A. 23

明神神の詳細な説明の協

8. M IE の 円 W 们的第二四 (1)、明細書第3頁4行目の「7数」を「第1回は 7.股」に訂正。

(2)、同第3頁5行目の「場合、」を「場合で、」に 訂正。

(3)、同館3頁7行目の「なつている。」を「なつ ているものとする。」に訂正。

(4)、同第4頁10行目「23」を「24」に訂正。 (5)、同第7頁11行目の「四」を「四」に訂正。 (6)、同第8頁10~11行目の「な\*aoが 0.5~ 1 であれば、」を「なか、例えば | ao | が 0.5~ 1で、■以外の絶対値が0.5以下であれば、」に 訂正。

-以 上-